Maglia espansa in titanio con foro da 2*3 mm con rivestimento Ir-Ta per la placcatura di semiconduttori

La rete espansa in titanio con foro da 2*3 mm con rivestimento Ir-Ta per la placcatura di semiconduttori è prodotta da un foglio di titanio puro commerciale ASTM B265 grado 1. A differenza della rete stampata, la struttura espansa crea un'apertura continua a forma di diamante-qui specificata come 2 mm × 3 mm-senza perdita di materiale o intersezioni saldate, preservando l'innata resistenza alla corrosione e l'integrità strutturale del substrato in titanio. La fase di espansione orienta i trefoli ad un angolo controllato, aumentando la superficie effettiva mantenendo una distribuzione uniforme della corrente sulla faccia dell'anodo. Per le applicazioni di placcatura dei semiconduttori, questa geometria si traduce direttamente in un flusso di elettrolita stabile attraverso l'elettrodo, intrappolamento di bolle ridotto al minimo e linee di campo elettrico coerenti, tutti elementi fondamentali per ottenere un'uniformità di placcatura inferiore al-micron su substrati a livello di-wafer. Dopo l'espansione, la rete viene sottoposta a un rigoroso sgrassaggio alcalino e ad un attacco acido per rimuovere gli ossidi nativi, garantendo l'ancoraggio meccanico per il successivo rivestimento di ossidi metallici misti-.

Il rivestimento di ossido di iridio-tantalio (Ir-Ta) viene applicato tramite decomposizione termica dei sali precursori, producendo un anodo dimensionalmente stabile (DSA) appositamente progettato per l'evoluzione dell'ossigeno in elettroliti a base di acido solforico-contenenti tracce di cloruri-la chimica esatta incontrata nei bagni avanzati di placcatura in rame per semiconduttori. 2*Rete espansa di titanio con foro da 3 mm con Ir-Ta Il rivestimento per la placcatura di semiconduttori fornisce un sovrapotenziale di evoluzione dell'ossigeno fino a 1,385 V rispetto all'elettrodo di riferimento a solfato mercuriale, riducendo direttamente la tensione della cella e il consumo di energia nelle operazioni di placcatura a impulsi periodici inversi (PPR). La formulazione Ir-Ta mostra una resistenza superiore alla dissoluzione anodica in caso di impulsi ad alta-corrente-densità comuni nei processi damascenici del rame, dove i rivestimenti a base di rutenio-subirebbero una degradazione accelerata.

Inoltre, il componente di ossido di tantalio stabilizza la struttura del rivestimento, estendendo la durata operativa oltre i 36 mesi con i tipici cicli di placcatura foup-a-foup dei semiconduttori. Ogni lotto di rete viene ispezionato con sistemi di visione automatizzati durante le fasi di appiattimento e finitura, certificando una tolleranza dello spessore entro ±0,05 mm e profili privi di bave sui bordi-compatibili con la gestione automatizzata degli strumenti di placcatura. Il risultato è un anodo privo di contaminazione-che mantiene la stabilità dimensionale, elimina la dispersione di particolato e consente le prestazioni di placcatura ripetibili e di elevata purezza-richieste per la metallizzazione avanzata delle interconnessioni.

Resistenza alla corrosione superiore nel cloruro-contenente acido solforico

Il componente di ossido di tantalio stabilizza la matrice del rivestimento contro l'attacco anodico negli elettroliti contenenti tracce di cloruri, un additivo standard nei prodotti chimici avanzati di placcatura del rame. Il substrato di titanio rimane completamente passivato, eliminando il rischio di contaminazione del rame dal metallo base disciolto.

Intrappolamento di bolle ridotto al minimo e trasporto di massa migliorato

La struttura a rete aperta consente alle bolle di ossigeno sviluppate di staccarsi rapidamente dalla superficie dell'elettrodo, riducendo la resistenza dello strato limite e mantenendo un flusso costante dell'elettrolita. Le alternative a rete stampata o a piastra solida presentano una maggiore ritenzione di gas, con conseguente schermatura localizzata e disuniformità della placcatura.

Funzionamento senza contaminazione-

Sia il substrato in titanio che il rivestimento Ir-Ta sono inerti in condizioni di placcatura. Nell'elettrolita non vengono rilasciati piombo, antimonio o altre specie solubili, eliminando la necessità di sostituire periodicamente il sacchetto dell'anodo e riducendo i difetti delle particelle nelle caratteristiche inferiori a 10 μm.

 

Tolleranza sullo spessore e bordi-senza bave

 

L'appiattimento e la finitura post-espansione sono controllati con sistemi di visione automatizzati, mantenendo lo spessore a ±0,05 mm del valore nominale e garantendo che tutti i bordi dei trefoli siano sbavati. Ciò elimina danni meccanici ai separatori a membrana o agli strumenti di movimentazione dei wafer.

Durata di servizio estesa

I test di durata accelerata (ALT) inferiori a 2 A/cm² in 1,5 M H₂SO₄ superano costantemente i 36 mesi di funzionamento continuo, con il degrado del rivestimento indicato dall'aumento di tensione anziché da guasti catastrofici, consentendo una pianificazione prevedibile della manutenzione.

Parametri geometrici personalizzabili

 

Sebbene specificato con un'apertura di 2 mm x 3 mm, il processo a rete espansa consente un controllo indipendente sulla larghezza del filo, sull'angolo di apertura e sulla percentuale di area aperta, consentendo l'ottimizzazione per progetti specifici di strumenti di placcatura e requisiti di flusso del fluido senza costi di riattrezzamento.

• Damasco in rame per nodi logici – Assemblaggio di anodi in strumenti di placcatura da 300 mm per il riempimento di vuoti-dal basso verso l'alto-di trincee inferiori a 10 nm; la rete espansa garantisce una distribuzione uniforme della corrente sotto le forme d'onda PPR.

• Riempimento through-silicon via (TSV) – Anodo a-sezione trasversale-completa in camere verticali per via con proporzioni 10:1–20:1; mantiene stabile l'evoluzione dell'ossigeno durante i cicli estesi ad alta-corrente-densità.

• Strato di ridistribuzione (RDL) sull'imballaggio a livello di pannello- – Sistemi di placcatura a spatola orizzontale; Le aperture da 2×3 mm consentono il ricircolo continuo dell'elettrolita per<3% thickness variation across 600mm substrates.

• Metallizzazione under-bump (UBM) per flip-chip – Controllo della corrente segmentata negli strumenti di placcatura selettiva; il rivestimento resiste a cicli periodici di pulizia inversa senza variazioni delle prestazioni.

• Interconnessioni ad alta-densità con substrato di traccia incorporato (ETS) – Plater continui verticali (VCP); il pannello anodico si estende sull'intera larghezza del substrato, riducendo al minimo il trascinamento-out ed eliminando i vincoli di manutenzione della piastra solida.

• Rilievo in oro/nichel per dispositivi automobilistici e di alimentazione – Funzionamento ad alta-densità di corrente-(3–8 ASD); il basso sovrapotenziale riduce il riscaldamento dell'elettrolita, preservando la stabilità del bagno per urti di 20–100 μm.

• Post-trattamento lamina di rame elettrolitico – Linee continue per lamina da 6–18 μm; la rete espansa consente una corrente uniforme su una larghezza del nastro di 1400 mm nelle fasi di passivazione basate sul cromo-.

• Retrofit degli strumenti di placcatura – Sostituzione diretta per i sistemi Lam Research, Applied Materials, NEXX; Il rivestimento Ir-Ta garantisce intervalli di manutenzione prolungati rispetto agli anodi originali a base di rutenio-.

Tel: 0917-3873009

Telefono: +86 18992731201

E-mail:zhangjixia@bjygti.com

Fax: 0917-3873009

Indirizzo: No. 195, Gaoxin Avenue, High-tech Development Zone, Baoji City, Shaanxi, Cina

WhatsApp: +86 18992731201

Etichetta sexy: Rete espansa in titanio con foro 2*3mm con rivestimento ir-ta per placcatura di semiconduttori, Cina, fornitori, produttori, personalizzato, utilizzo, listino prezzi, in vendita, in stock, campione gratuito, materiale poroso